1.nand_controller05_03beta
1-1.仕様(Specification)
1-2.タイミングチャート(timingchart)
1-3.回路図 circuit diagram
1-4-1.ピン一覧_全体
1-4-2.ピン一覧_Evaluation Bard
2.ソースコード(source code)
2.ソースコード上位層(source code upperlayer)
2.ソースコード下位層1(source code underlayer1)
2.ソースコード下位層2(source code underlayer2)
3.テストベンチソースコード(test bench source code)
4.タイミングコンストレインソースコード(constrain file)
5.結果(result)
目的:We will make the access Parallel NAND CONTROLLER to determine some bad blocks or etc...
(1)構成概略
主デバイス:Cyclone IV EP4CE22F17C6
Main Device:Cyclone IV EP4CE22F17C6
#ref(): File not found: "kousei1.png" at page "verilog/nand_controller2"
(2)仕様
省略
Abbreviation
But, Target device which is assumed is MT29F1G08ABADA.
I may not assure any ohter devices.
省略
Abbreviation
省略
Abbreviation
・Pin Assignment
省略
Abbreviation
省略
Abbreviation
省略
Abbreviation
省略
Abbreviation
#ref(): File not found: "result1.png" at page "verilog/nand_controller2"