■ページ内リンク
1.電源シーケンスとは
2.電源シーケンスの目的
2-1.電源種類が多い理由
2-2.シーケンスが必要な理由
3.電源シーケンス基本的な考え方と実際の構成1 全体
4.電源シーケンス基本的な考え方と実際の構成2 詳細
5.解析の方法
6.事例紹介
基板への入力電源をマイコン等の被供給デバイスに合うように変化させ、各デバイスが正常に動作するように適切なタイミングで投入を図る仕組みのことです。
ここでは実際の基板で頻出のDCのみのシーケンスを扱います。
電源シーケンスを行う目的を考える前に、なぜそんなにも電圧が違うデバイスが多いのかを少し考えておきます。
基本的に電子回路は、より多く、より速く、より低電力で情報を処理することが要求され、それを改善してきた経緯があります。
より多く(高密度集積化)、より速く(低電圧化)、より低電力(低電圧化)...です。
低電圧化はわかりにくいかもしれません。
下図のようなイメージです。
・図1 低電圧化による高速化のイメージ
High,Lowレベルへの変化は、結局のところ出力デバイスの性能次第です。
出力ピンの構造は、同期整流レギュレーターと同じです。
FETの動作スピードで限界があるので低電圧化とします。
・図2 デバイスICの出力ピン内部構造
余談ですが、スイッチングしたときには、僅かに電流が流れます。(下図3参照)
入力ピンには基本的に容量があるからです。
Highにするためには速やかにコンデンサへ電荷を貯めて(つまり流れる電流を大きくする)電位を上げる必要があります。
Lowにするためには、速やかに電荷を抜かなければいけません。
・図3 デバイスICの入出力ピン内部構造
電流の単位はA(アンペア)ですが、C/sec(クーロン/秒)が定義です。
クーロンとは電荷の量です。
A(アンペア)とは1秒当たりに移動する電荷の量なのですから、電流が大きいというのは、結局電荷移動のスピードが速いと考えてよいのです。
電流の大きさ ≒ 通信のスピード
出力FETのドライブ能力が通信のスピードに貢献します。
しかしながらVgs(ゲート電圧)の制約で電流量はきまってしまいますので、出力を低電圧するということです。
gm(相互コンダクタンス定数) = Ic/Vgs [1/Ω]* *抵抗の逆数 "S"(ジーメンス)とも書く。 Vgs=2[V] ,gm=2[S] なら Ic=4[A] これはFETの特性で決まってしまう。
ということで話を元にもどします。
各ICで、機能が違いますから、当然スピードも異なります。
CPUのように速さが重要なデバイスは必然的に低電圧で動かすことになります。
基板上には異なった電圧のICが存在することになり,電源を複数個必要なケースが多々存在することになりました。
それでは本題です。
もっとも大きい理由として、シーケンスがあるのはデバイスを保護するためです。
シーケンスを守らないとリーク電流で破壊される可能性があります。簡単な原理を下図に示しました。
図のように、出力側IC1の電源+3.3VAが先に、入力側IC2の電源+3.3VSが入るものとします。
このとき、出力側C1の出力ピンがHighをドライブしたとき、入力側IC2の電源が入っていないと、入力ピンにある保護ダイオードから
電源+3.3VSへ電流が流れてしまいます。
・図4 デバイスICの入出力ピン内部構造2
ダイオード順方向ですので、出力ピンのドライブ能力限界まで際限なく電流がながれ、壊れてしまう可能性があります。
他には省電力としての役割があります。
必要なデバイスだけに電源を供給するようにすると、電力を節約できます。(下図5)
・図5 デバイスICの入出力ピン内部構造3
さて理由はよくわかりましたので、次に基本的なシーケンスの考え方を学びます。
いままでリニアレギュレーター、スイッチングレギュレーターの構造をみてきましたが、電圧は、
高い方から低い方への変化は容易だが、低い方から高い方への変化は難しそうだということがわかります。
・図6 DCDCレギュレーター、コンバーターの構成
ですので、高い方から順に電源を入れていくのが無理がありません。
それでいてデバイスが壊れないようにすればよいことになります。(下図7)
・図7 作りやすさを考慮した電源シーケンス順
VinはACにすればもっと大電力が取り出せそうですのでAC100Vとします。
またI/Oの電圧が保証されていればよいから、よくI使いそうな電源5Vだけは先にいれればよいでしょう。
そうすれば他の電源のタイミングは同じでもよさそうです。
ただし、+1.0Vはタイミングがシビアな高速CPU等に使われるケースが多いから少しマージンをもって遅めにします。
・図8 実用性(デバイス保護、省電力)を考慮した電源シーケンス
さてどこかでみかけたような、電源種です。
そうです、これはATX電源です。
基板上のデバイスフロー図で示すと下記の通りです。
・図9 実用性(デバイス保護、省電力)を考慮した電源シーケンス、およびフロー図
CPU基板の場合、一番最後に立ち上がる電源がCPUのVCORE電源です。
実例を下図に示します。
これはINTEL CPU基板のフロー図抜粋です。
・図10 実例 945GME プラットフォーム フロー図
"起動しない"場合は、VCOREがでているかどうかが大きな分界点になります。
実際製品開発では、VCOREがでるまでたどり着くかどうかが、最初の大きな関門となっておりました。
さて、全体のシーケンスの目的と大枠はわかりました。
次に、電源ICの接続シーケンスの実際の接続の仕方をみておきます。
厳密にシーケンスを組みたいときは、EN(エネーブル)信号と、PWRGOOD(パワーグッド)信号で繋いでいきます。
・図11 電源ICの接続シーケンス1 ENピン使用
他には、SSピン(ソフトスタートピン)を使用するのも一般的です。
このピンは、外付けコンデンサに低電流を流し、ある電圧に到達したら出力を開始するという機能を持ちます。
前段のIC1のPWRGOODがLowのときは、出力停止です。
IC1の出力安定後、PWRGOODLow解除され、次段のIC2のSSピンが充電されていくことにより、出力タイミングを調整します。
・図12 電源ICの接続シーケンス2 SSピン使用
マイコン基板ではシーケンス順を追うことは稀ですので、CPU基板について解説します。
起動しない基板は、まず、ショートチェック、電圧確認をします。
前述しましたが、CPU基板の場合、VCOREがでているかどうかが重要なポイントです。
これが、不具合要因の切り分けとして、ハードかソフトかの分界点になるからです。
・図13 起動の大ざっぱなイメージ
VCOREが出ている場合少々複雑ですので、またの機会とします。
ここでは出ていないケースを考えます。
この場合は、ハードの可能性が高いですのでハードをまず追っていきます。
重要なのはVCOREの波形です。
まずは正しい波形です。(下図14) IvyBridge?の実例(図15)
・図14 VCOREの正常波形
・図15 VCOREの正常波形 実例IvyBridge?
次にVOCREがでていないケースの波形を数例挙げます。
VCOREが少しでも出力されているケースがわりと難解です。
・図16 VCOREの正常波形,異常波形
さて、上図で、EN信号がでていない場合は、まずSLP4#,SLP3#がLowからHighへ遷移するかを確認するのが良いです。
ちょうどシーケンスの真ん中あたりで、スタンバイ系電源か、スタンダード電源かの切り分けが行えるからです。
・図17 電源シーケンス順
1.IvyBridge?